T1M
M.2 · 1× ASIC
- 8–10W/chip · 厂商公布的板卡/芯片功耗
- 编码最高20×1080p30 / 5×4Kp30(厂商)
- 边缘 / 空间受限主机
视频处理单元把高密度的decode / scale / encode路径从通用CPU上卸下。GPU引擎(NVENC、Quick Sync、AMF)仍是图形与AI场景的同级选择。异构分工:CPU=控制面;GPU=需要时的AI/图形;VPU=高密度视频。
灵活且熟悉——但在高密度下昂贵。适合控制逻辑、封装与编排;不适合作为数百路并发直播编码的默认方案。
NVENC、Intel Quick Sync与AMD AMF是成熟的硬件编码同级方案。用在已有图形/AI工作负载处;不要编造对方未公布的路数。
基于ASIC的媒体处理替换decode → filter/scale → encode。上游采集与下游封装保留。帧边界清晰时,回滚保持无聊可靠。
并非宣称与NETINT存在合作——这是围绕已公开硬件,构建运营商软件与视频基础设施的工程指南。
采集与解复用留在主机侧。VPU覆盖decode到encode。复用、封装、源站与CDN仍在既有栈中。
装饰性流水线:VPU高亮于decode → filter/scale → encode。
把VPU插入媒体处理中段。保持上游契约与下游封装,使切换与回滚在运维上保持无聊。
CPU重编码块对比VPU decode–encode插槽;封装不变。
主机YUV路径经PCIe拷贝帧。解码器out=hw时帧留在设备上;硬件滤镜需要HW帧。通过-dec / -enc选择设备。
主机YUV对比设备内out=hw进入VPU的路径。
以下数字来自netint.com的厂商产品规格——不是本工作室实验室数据。可用于容量规划讨论,再在自有码率梯上实测。
M.2 · 1× ASIC
U.2 · 1× ASIC
AIC PCIe插卡 · 1× ASIC
AIC双芯片 · 40W卡
编码(厂商):H.264、HEVC、AV1、JPEG(8/10-bit)。解码:H.264、HEVC、VP9、JPEG。集成面:FFmpeg、GStreamer、libxcoder、Bitstreams控制面。迁移路径上常见PCIe 4.0 x4。
运营商应在配置与指标中看到编码器替换——而不是静默二进制。FFmpeg:libx265 → h265_ni_quadra_enc;硬件滤镜保持设备上HW帧。
将软件编码器替换为Quadra名称(例如h265_ni_quadra_enc)。解码器out=hw使帧留在设备;-dec / -enc选择设备。
流水线元素连接同一decode → filter → encode边界。滤镜为硬件时优先HW内存。
在FFmpeg封装不足以支撑编排时,用于会话与资源的更底层控制。
面向机群配置的厂商控制面。按已公开集成面处理——在范围确认阶段核验版本。
压缩自常见VPU迁移实践:先测量,帧边界清晰,要求功能对等(而非比特一致),仅按证据扩容。
在接触设备前,记录码率梯质量、密度、CPU/GPU负载与故障模式。
确认PCIe代数、热包络、驱动/FFmpeg构建与形态(M.2 / U.2 / AIC)。
明确主机帧结束与HW帧开始的位置,使滤镜与编码器共享同一内存契约。
对齐所需功能与感知目标。不要相对软件路径要求比特完全一致。
并行运行VPU与遗留路径,由运营商掌控切换,并保留无聊可靠的回滚开关。
在提高并发前,将ni_rsrc_mon(负载、会话、内存)与流健康信号并列。
仅当遥测与流健康落在约定预算内时再提高密度。
没有关联的容量是猜谜。把ASIC负载与播放及码率梯健康关联,让运营商看到原因而不只是症状。
解码/编码负载、会话数与内存——设备侧脉搏,与队列深度同图。
分片新鲜度、编码错误、关键帧节奏与CDN源站健康仍是一等公民。
流健康下降时,先查设备饱和,再怪封装或CDN。